# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-130506

(43) Date of publication of application: 01.05.1992

(51)Int.CI.

G05F 1/56 HO2M 3/155

(21)Application number: 02-251503

(71)Applicant: YOKOGAWA ELECTRIC CORP

(22) Date of filing:

20.09.1990

(72)Inventor: YASUDA YOSHIHIDE


MATSUMURA KEN

## (54) UNIFIED SIGNAL OUTPUT DEVICE

## (57)Abstract:

PURPOSE: To reduce power consumption and to suppress internal temp, rising so as to obtain highly reliable system by executing the switching operation of an output transistor.

CONSTITUTION: A differential amplifier means OP1 amplifies the difference between an input signal Vin and a feed back signal Vs impressed via a return circuit FB and a PWM conversion means PM outputs a signal with the pulse width of a duty ratio corresponding to a differential signal from the differential amplifier means OP1 to execute the switching operation of an output transistor Q1. The charging and discharging of a condenser C1 is repeated corresponding to the ON/OFF of the output transistor Q1 and the voltage across the condenser, accordingly the voltage applied to a series circuit composed of a load RL and a reference resistance RS takes a value corresponding to an output current and the load RL. Thus, the power consumption can be reduced by the switching operation being



conducted by the output transistor. Furthermore, the radiation amount of the output transistor can be suppressed and reliability can be improved.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

## ⑱日本国特許庁(JP)

⑩特許出願公開

# ◎ 公開特許公報(A) 平4-130506

Int. Cl. 5

識別配号

庁内整理番号

**@**公開 平成 4 年(1992) 5 月 1 日

G 05 F 1/56 H 02 M 3/155 310 T

8938-5H 7829-5H

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

統一信号出力装置

②特 顧 平2-251503

②出 願 平2(1990)9月20日

@発明者 安田

嘉 秀 謙 東京都武蔵野市中町2丁目9番32号 横河電機株式会社内東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

@発 明 者 松 村 謙 ②出 願 人 横河電機株式会社

東京都武蔵野市中町2丁目9番32号

四代 理 人 弁理士 小沢 信助

#### 明細・書

## 1. 発明の名称

就一信号出力装置

## 2.特許請求の範囲

入力信号を増幅する増幅手段と、

この増編手段からの信号をパルス編信号に変換する PWM 変換手段と、

PWM変換手段からのパルス幅信号によりオン /オフされる出力トランジスタと、

この出力トランジスタによってオン/オフされた電流が流れるイングクタンス素子とコンデンサとの直列回路と、

前記コンデンサの両端に得られた電圧が印加される負荷および基準抵抗と、

前記インダクタンス素子とコンデンサとの直列 回路に並列に接続したダイオードと、

基準抵抗に生じた電圧を育記増額手段の入力側に負帰還する帰還回路手段と

を構た就一個号出力装置。

3. 発明の詳細な説明

#### <産業上の利用分野>

本発明は、例えば、1~5 V あるいは0~2.5 V といった入力電圧信号を、4~20mAといった組格化された統一信号に変換して負荷に出力する統一信号出力装置に関し、さらに詳しくは、消費電力の削減が可能で、調節計やシグナルコンデショナー等に適用して有効な統一信号出力装置に関する。

#### く従来の技術>

第3回は、従来のこの種の統一信号出力装置の 一例を示す構成ブロック図である。

入力信号Vlnは、増福器OP1により増幅されて流制御用のトランジスタQ1に与えられる。トラジスタQ1のエミッタには、負荷RLと基準抵抗RSとが直列に接続されており、基準抵抗RSに発生する電圧Vでが増幅器OP1の入力値に構造されている。

ここで、負荷Rしは 0~600Ω程度であり、 入力電圧 Vinが例えば 0.4~2.0 Vに対して、負荷Rしに出力される統一電流が例えば 4~

特丽平 4-130506(2)

20mAになるように変換する。この場合、基準 監技RSとして、例えば10Ωのものが用いられる。

く発明が解決しようとする課題>

この様な相成の従来のこの種の装置においては、出力トランジスタQ1のコレクタ・エミッタ間電 EVceは、負荷抵抗RL、出力電流に依存に流れるり、例えば最大出力電流20mAが負荷に流れている状態では、電源電圧Vcc=15Vとすると、出力回路での消費電力は、300mWとなる。この為に、この種の装置を複数の入力信号に対応して複数個使用するようなシステムにおいては、消費電力が大きくなる上に内部温度上昇を来すという問題があった。

本発明は、この様な問題点に鑑みてなされたもので、その目的は、出力トランンジスタをスイッチング動作させることにより、消費電力の削減を 図り、内部温度上昇を抑えて信頼性の高いシステムを提供することにある。

く課題を解決するための手段>

出力トランジスタは、PWM変換手段からのパルス概信号のデューティレシオに応じてスイッチング動作する。

出力トランジスタ・インダクタンス素子・コン デンサ、ダイオードは、降圧型チョッパレギュレ ータを構成しており、負責にその出力電流と負荷 抵抗の値に対応した電圧を印加する。

帰還回路手段は、基準抵抗に生じた電圧を増福 手段の入力側に負帰還し、増福手段は入力信号と この帰還信号が等しくなるように誤差信号を出力 する。

これにより、統一化された範囲で入力億号に対 応した電流を負荷に流すことが可能となる。

#### く実施例>

以下図面を用いて、本発明の実施例を詳細に説明する。

第1因は、本発明の一実施例を示す構成プロック図である。図において、OP1は統一信号に変換すべき入力信号Vinを増編する差動増編手段、PMは差動増編手段OP1からの信号をパルス編

前記した課題を解決する本発明は、

入力は号を増偏する増傷手段と、

この増福手段からの信号をパルス偏信号に変換するPWM変換手段と、

PWM変換手段からのパルス福信号によりオン /オフされる出力トランジスタと、

この出力トランジスタによってオン/オフされた電流が流れるインダクタンス業子とコンデンサとの直列回路と、

前記コンデンサの両端に得られた電圧が印加される負荷および基準抵抗と、

育記イングクタンス素子とコンデンサとの直列 回路に並列に接続したダイオードと、

基準抵抗に生じた電圧を前記増偏手段の入力値 に負帰還する帰還回路手段と を備えて構成される。

<作用>

上記の各構成要素は、以下のような作用を行う。 PWM変換手段は、増偏手段の出力電圧に応じ たデューティレシオのパルス幅信号を出力する。

信号に変換するPWM変換手段、Q1はPWM変 換手段からのパルス幅信号によりオン/オフされ る出力トランジスタである。

Rしは負荷、RSは負荷Rしと直列に装載された基準抵抗、C1は負荷Rしと基準抵抗との直列回路(負荷回路)に対して並列に接続されたコンデンサ、L1はコンデンサC1と直列に接続されたインダクタンス業子で、出力トランジスタQ1によってオン/オフされた電流が、このインダクタンス業子し1を介してコンデンサC1に流れる。

D 1 はインダクタンス素子L 1 とコンデンサC 1 との直列回路に並列に接続したダイオードであ

出力トランジスタQ1、インダクタンス業子し 1、コンデンサC1、ダイオードD1は、降圧型 チョッパレギュレータCRを構成しており、負荷 RLにその出力電流と負荷抵抗の値に対応した電 圧を印加するようになっている。

FBは基準抵抗RSに生じた電圧VSを差動増 額手段OP1の他方の入力増(+)に帰還する帰

## 選囲路手段である.

このように構成した装置の動作を、次に説明する。差動増倡手段OP1は、一方の入力場(一)に印加された入力信号Vinと、帰還回路FBを介して印加される帰還電圧VSとの差を増幅する。

PWM変換手段は、差動増幅手段OP1からの 鉄差信号に応じたデューティレシオのパルス幅信 号を出力し、出力トランジスタQ1をスイッチン グ動作させる。

出力トランジスタQ1は、この例では美手段PM 形のものが用いられており、PWM変換手段PM からのパルス幅信号がローレスをある出力トラとは、カーレスをないないの時はオフと電源アンサでは、コンタス素子し1を介してが充まると、コンデスタスを表しています。 世界には、大きには、出力トランジスタス1のオン/オフに応じて、コンジスタス1のオン/オフに応じて、エンジスタス1のオン/オフに応じて、エンジスタス1のオン/オフに応じて、エンジスタス1のオン/オフに応じて、エンジスタス1のオン/オフに応じて、エンジスタス1のオン/オフに応じて、エンジスタス1のオン/オフに応じて、エンジスタス1は、エーランジスタス1は、エーランジスタス1は、エーランジスタス1は、エーランジスタス1は、エーランジスタス1は、エーランジスタス1は、エータンジスタス1は、エータスを表して、エータスを表している。エータ

このように構成した装置によれば、出力トランジスタQ1は、スイッチング動作をしているので、ここでの消費電力を少なくすることができる。

第2回は、本発明の他の実施例を示す構成プロック図である。

この実施例では、PWM変換手段PMを、三角 被信号発生器SGと、この三角液信号発生器から の三角液信号と増艦手段OP1からの信号とも を もコンパレータOP2とで構成したものであ る。ここで三角液信号発生器SGは、ツエナー イオードD3に得られる基準電圧を入力する演算 増駆器OP3と、この演算増幅器OP3の出力を 積分する積分器INTで構成されており、一定周 期の三角液信号を出力するように構成されている。

出力トランジスタQ1は、2つのトランジスタQ2、Q3をダーリントン接続したものが用いてある。基準抵抗RSと負荷RLとの直列回路は、負荷RLの一端側がコモンラインに接続されるようにしており、基準抵抗RSはコモンラインから 浮いている。このため、差動増幅器OP5を設け、 充放電が繰り返され、その両端電圧、従って負荷 R しと基準抵抗R S との直列回路に印加される電 圧は、出力電流及び負荷R しに応じた値となる。

基準抵抗RSの両端に生ずる電圧VSは、帰還回路PBを経て差勤増隔手段OP1の入力端に負債調されている。

いま、入力は号Vinが増加すると、差動増級 手段OP1の出力は号は減少し、この結果PWM 変換手段PMからのパルス幅信号のディュンジス ないまする。この場合、出力、負荷、ステラスに ないませんなないである。この結果を ないませんなないである。このは ないませんないである。このは ないませんないである。このは ないませんないである。 ないましたができる。

食者に流れる電流の変化範囲(スパン)は、基準抵抗RSの値を調整することにより、変更することができる。

基準抵抗RSに生ずる帰還電圧VSを、差動増幅器OP5を経て得るようにし、この差動増幅器OP5の出力を期間回路FBを経て増幅手段OP1の入力端に帰還している。

なお、基準抵抗RSと負荷Rしとの間にはは、オフセット 無抗Rofと、ダイオードD2とががってを続れる。このダイードD2とオフランを抵抗Rofは、負荷Rしの値が、0Ωの時、コンサムの両に少しな正が、シェットのので、これにより、しまれているので、また、負荷に発生する。また、大力を変化で、基準抵抗RSの両端に発生するが、プル電圧をコモンドでもようにしている。

この実施例によれば、三角液信号発生器SGからの三角液信号を、図示してない他の統一信号出力回路のPWM変換手段において、共通に使用することができ、また負荷RLの一端をコモンラインに接続することができるので、複数の入力信号をそれぞれ統一した電流信号に変換して複数の負

## 特閒平4-130506(4)

**荷に供給するような場合に有効である。** 

#### く発明の効果>

以上評価に説明したように、本発明は、負荷の 状態(証抗の大きさ)、出力電流に応じて負荷に 印加される電圧値をスイッチング制御するように したもので、消費電力効率を向上させることがで きる。また出力トランジスタによる内部損失が少 なくなるので、発熱量を押さえることができ、虚 類性を高めることができる。

次の表は、電源電圧Vccを24Vとした場合、第2図の実施例回路における、負荷の値と出力電流の値による装置内部の消費電力(mW)を示す 実験データである。

負荷の値出力電流	0 Ω	250	600
4 m A	203	205	207
20 m A	277	296	3 1 2

L1…インダクタンス業子

D1…ダイオード、 FB…帰還回路手段

代理人 弁理士 小沢信助 "

第3回に示す従来回路の場合、負荷の値にかかわらず、例えば出力電流20mAの時の装置内部での消費電力は580mWであり、負荷が小さくなればなる程、装置内部での消費電力の割合が多くなり、負荷0Ω(負荷がショート)では、580mWの全て(100%)内部で消費することとなる。本発明を適用したものは、消費電力は最大で312mWとなっており、従来のものに比べて内部消費電力が相当減少し、発熱が抑えられることが分かる。

### 4. 図面の簡単な説明


第1回は本発明の一実施例を示す機成プロック 図、第2回は本発明の他の実施例を示す構成プロック図、第3回は従来のこの種の統一儲号出力装置の一例を示す構成プロック図である。


OP1…增福手段、PM…PWM交换手段、

Q1…出力トランジスタ

RL···黄荷、 RS···基準抵抗、

C1…コンデンサ、





THIS PAGE BLANK (USPTO)